英 ‘나노테크놀로지’ 표지논문으로 게재
                               나노센서 등 다양한 나노전자소자에 응용될 듯

반도체 소자를 제작하는데 있어 필수적인 고가의 패터닝* 공정을 거치지 않고 값싸고 더 작은 나노 크기의 나노구조물을 제작할 수 있는 기술이 포스텍 연구진에 의해 개발됐다.

포스텍 BK21 지식산업형소재시스템사업단(신소재공학과) 김형준 교수(金亨俊ㆍ40)와 박사과정 김우희씨 연구팀은, 알루미늄박막에 자기조립 기술을 적용하여 균일한 나노크기 구멍을 가진 자기조립 나노틀(nanotemplate)을 만든 후 “첨단 박막 기술인 원자층 증착을 이용하여 고가의 패터닝 과정을 거치지 않고도 균일도와 정렬도가 우수한 나노구조물을 얻을 수 있는 기술을 개발하였다”고 밝혔다.

영국 물리학회(Institute of PhysicsㆍIOP)가 발간하는 ‘나노테크놀로지 (Nanotechnology)’ 30일자 표지논문으로 발표되는 이 기술은 나노막대, 나노점 등 다양한 형태로 제작할 수 있어서 나노 구조물의 대면적 제조 공정 개발의 가능성을 연 것으로 평가받고 있다.

또 이 기술은 최근 소재 분야에서 크게 각광을 받고 있는 나노 융합공정의 일환으로 나노센서, 나노메모리 소자 등 다양한 나노전자소자 제작에 활용될 수 있을 것으로 전망된다.

김 교수팀은 알루미늄을 양극산화*시킬 때 일어나는 자기 정렬(self-align) 과정을 통해 균등하게 정렬되어 있는 균일한 나노크기의 구멍을 만든 후 이를 ‘자기조립 나노틀’로 제작하였으며, 이 틀에 원자층증착법(Atomic Layer DepositionㆍALD)*을 이용해 나노 구조물을 얻었다.

연구팀은 이 틀을 활용해 만든 루테늄 나노막대에서 전기적 특성을 측정함으로써 향후 전자소자로 응용할 수 있는 가능성을 입증했다.  

원자층 증착법은 기존에 나노 박막을 형성하는 기술로 주로 연구되어 왔지만 이번 연구를 통해 나노틀 공정을 융합함으로써 다양한 나노 구조체를 제작하는 데 활용할 수 있게 되었다는 점에서 시사하는 바가 크다.

연구팀은 “나노 구조물 제작에서 필수적으로 생각됐던 고가의 패터닝 과정을 생략함으로써 기존보다 생산비용을 절감하고 기존 패터닝 과정의 한계를 극복할 수 있게 됐다”며 “국내 기술이 상대적으로 강한 원자층 공정의 응용분야를 나노 기술 분야로 확대했다는 점이 주목할 만하다”고 밝혔다.